AMD und Globalfoundries: Neues Wafer Supply Agreement gibt AMD mehr Freiheiten

13
News Valentin Sattler
Lisa Su, CEO AMD
Quelle: AMD

AMD und Globalfoundries haben ein weiteres Abkommen über die Abnahme von Wafern geschlossen, das die beiden Unternehmen weiter voneinander löst. Bis 2024 soll AMD rund 1,6 Milliarden US-Dollar an Globalfoundries zahlen und dafür entsprechende Wafer erhalten. Der langjährige Exklusivitätsanspruch von Globalfoundries ist durch das Abkommen dafür endlich hinfällig.

Die Zusammenarbeit von AMD und Globalfoundries war nicht immer einfach. Die vor zwölf Jahren als Ausgliederung von AMD entstandene Foundry sollte eigentlich weiterhin der Hauptlieferant für AMD-Produkte bleiben, doch das Unternehmen hatte immer wieder mit Prozessproblemen zu kämpfen, für die schließlich AMD zur Kasse gebeten wurde.

Neues WSA löst AMD von Globalfoundries

Ein Beispiel für eine solche Situation sind Globalfoundries' Probleme mit der 32-nm-Fertigung. Nachdem der Prozess nicht rechtzeitig fertig wurde, ließ AMD einige APUs bei TSMC fertigen und musste dafür hohe Strafzahlungen an Globalfoundries leisten. Grundlage dafür war das Wafer Supply Agreement, das AMD zu einer festen Abnahmemenge an Wafern und zu einer Globalfoundries-Exklusivität verpflichtete. Eine Neuauflage des Abkommens räumt AMD nun aber deutlich mehr Freiheiten ein und könnte die Trennung von Globalfoundries einläuten.

Bereits in den letzten Jahren distanzierten sich die beiden Unternehmen zunehmend: Während zuletzt AMDs Ryzen-2000-Prozessoren im 12-nm-Prozess von Globalfoundries gefertigt wurden, setzt AMD bei den Ryzen-5000-CPUs und den RDNA2-Grafikkarten nur noch auf TSMC. Hintergrund dafür ist eine Neuausrichtung von Globalfoundries: Das Unternehmen hat den eigenen 7-nm-Fertigungsprozess eingestellt und konzentriert sich nun auf Fertigungsprozesse für Spezialanwendungen anstatt auf besonders kleine Strukturbreiten.
Globalfoundries' Fab 1 in Dresden war lange Zeit die fortschrittlichste Halbleiterfabrik des Unternehmens - dort wurden beispielsweise AMDs Bulldozer-Prozessoren gefertigt. Die kleineren 20-, 14- und 12-nm-Fertigungen bietet Globalfoundries heute hingegen in der Fab 8 in Malta an. Quelle: Globalfoundries Globalfoundries' Fab 1 in Dresden war lange Zeit die fortschrittlichste Halbleiterfabrik des Unternehmens - dort wurden beispielsweise AMDs Bulldozer-Prozessoren gefertigt. Die kleineren 20-, 14- und 12-nm-Fertigungen bietet Globalfoundries heute hingegen in der Fab 8 in Malta an. Da für AMD aber ein möglichst kleiner Prozess vonnöten ist, wurde bereits im vorangehenden Wafer Supply Agreement festgelegt, dass das Unternehmen nur noch für Produkte mit Fertigungsprozessen ab 12 nm an Globalfoundries gebunden ist. Das jetzt beschlossene Wafer Supply Agreement hebt nun aber auch diese Beschränkung auf.

In dem Abkommen hat sich AMD dazu verpflichtet, bis zum 31. Dezember 2024 weiterhin Wafer von Globalfoundries abzunehmen. Zwischen 2022 und 2024 soll das Unternehmen dafür rund 1,6 Milliarden US-Dollar an die Foundry zahlen. Wenn nicht alle Wafer abgenommen werden, wird zumindest ein Teil dieser Summe als Strafzahlung fällig.

Auch spannend: Kampf gegen den Chipmangel: TSMC & Co. investieren in Produktionsausbau

Mit dem neuen, achten Wafer Supply Agreement steht damit gewissermaßen die Trennung der beiden Unternehmen bevor. AMD darf sich nun für jeden Fertigungsprozess frei eine Foundry aussuchen, während sich Globalfoundries zunehmend vom High-Performance-Markt distanziert. Dabei ist schon jetzt fraglich, was AMD 2024 noch mit den 12- und 14-nm-Wafern von Globalfoundries anfangen will: Schon jetzt werden die Ryzen-IO-Dies und Chipsätze in diesen Prozessen gefertigt, und bis in drei Jahren dürften andere Fertigungsgrößen hier besser geeignet sein.

Quelle: AMD via Golem / Anandtech

    • Kommentare (13)

      Zur Diskussion im Forum
      • Von PCGH_Torsten Community Manager
        Das Silizium von Prozessoren wird seit langem in der Fläche kontaktiert, da nutzt niemand mehr auf die Kanten beschränktes Wirebonding. Das I/O-Einheiten trotzdem meist am Rand platziert werden, ist eine Optimierung der Leitungsführung: Das dickere, externe Ende einer I/O-Einheit muss mit niemandem anderen innerhalb des Chips kommunizieren, also kann es ganz nach außen. Dort zum Beispiel eine ALU zu platzieren, der Verbindungen zu vielen anderen Einheiten aufrecht erhalten muss, wäre schwieriger. Je nach verwendeten Schnittstellen ist es außerdem von Vorteil, deren Kontakte großflächig zu verteilen, um Übersprechen zu verhindern, was im engen Zentrum des Kontaktfeldes naturgemäß schwerer ist.

        Für einen reinen I/O-Chip gilt all das aber nicht, da er nicht zwischen verschiedenen Einheiten optimieren kann. Hier zählen nur zwei Aspekte: Aufgrund zum Teil großer Stromstärken können die eigentlichen I/O-Ports unabhängig von der Fertigung nicht unbegrenzt miniaturisiert werden und deutliche Einsparungen an der Chip-Fläche führen zu höheren Kosten im Package, um den feineren Pitch zu kontaktieren. Beides führt zu deutlich weniger Einsparungen bei einem Node-Wechsel, aber natürlich bleiben dessen höhere mm²-Kosten in vollem Umfange erhalten, sodass sich eher alte Prozesse in abgeschriebenen Fabs lohnen, während die Integration zusätzlicher Controller-Logik ohne eigene Ausgabeeinheit (Port-Sharing, teilintegriertes LAN, WLAN, Cryptographie-Co-Prozessoren, etc.) sehr günstig möglich ist.
      • Von PCGH_Torsten Community Manager
        Das Silizium von Prozessoren wird seit langem in der Fläche kontaktiert, da nutzt niemand mehr auf die Kanten beschränktes Wirebonding. Das I/O-Einheiten trotzdem meist am Rand platziert werden, ist eine Optimierung der Leitungsführung: Das dickere, externe Ende einer I/O-Einheit muss mit niemandem anderen innerhalb des Chips kommunizieren, also kann es ganz nach außen. Dort zum Beispiel eine ALU zu platzieren, der Verbindungen zu vielen anderen Einheiten aufrecht erhalten muss, wäre schwieriger. Je nach verwendeten Schnittstellen ist es außerdem von Vorteil, deren Kontakte großflächig zu verteilen, um Übersprechen zu verhindern, was im engen Zentrum des Kontaktfeldes naturgemäß schwerer ist.

        Für einen reinen I/O-Chip gilt all das aber nicht, da er nicht zwischen verschiedenen Einheiten optimieren kann. Hier zählen nur zwei Aspekte: Aufgrund zum Teil großer Stromstärken können die eigentlichen I/O-Ports unabhängig von der Fertigung nicht unbegrenzt miniaturisiert werden und deutliche Einsparungen an der Chip-Fläche führen zu höheren Kosten im Package, um den feineren Pitch zu kontaktieren. Beides führt zu deutlich weniger Einsparungen bei einem Node-Wechsel, aber natürlich bleiben dessen höhere mm²-Kosten in vollem Umfange erhalten, sodass sich eher alte Prozesse in abgeschriebenen Fabs lohnen, während die Integration zusätzlicher Controller-Logik ohne eigene Ausgabeeinheit (Port-Sharing, teilintegriertes LAN, WLAN, Cryptographie-Co-Prozessoren, etc.) sehr günstig möglich ist.
      • Von Khabarak BIOS-Overclocker(in)
        Zitat von Opprobrium
        Und wie steuert das i/O das ganze? Wohl durch eine Steuereinheit/Chipsatz die auch Strom benötigt.
        Dieser Reddit Thread sagt es ganz gut - auch wenn I/O generell keine Rechenkerne nach Art der X86 hat:
        [Ins Forum, um diesen Inhalt zu sehen]

        Für I/O braucht man unglaublich viele Verbindungen nach draußen. Die gehen auf einem Die realistisch nur an den Außenkanten.
        Für jede PCIe Lane, jede Datenleitung beim RAM etc. braucht man einen Anschluss an das I/O. Das alles kostet halt tierisch viel Platz an den Außenkanten. Du kannst also innen gern schrumpfen, was du willst, die Verbindungspunkte nach außen kannst du nicht schrumpfen, weil du da bestimmte Mindestabstände einhalten musst, um dir die Signale nicht zu versauen.
      • Von DARPA Volt-Modder(in)
        Wir meinen den Unterschied zwischen Logik und Analog Funktionen.
      • Von Opprobrium PC-Selbstbauer(in)
        Zitat von Khabarak
        Das hat nichts mit Rechenkernen zu tun, sondern mit nur schlecht schrumpfbaren Kommunikationsschnittstellen, wie Anbindung an PCIe, RAM, SATA, USB...
        Und wie steuert das i/O das ganze? Wohl durch eine Steuereinheit/Chipsatz die auch Strom benötigt.
      • Von malajo Komplett-PC-Aufrüster(in)
        Ein älteres Bild von FAB1 hattet ihr wohl nicht?, da fehlt das komplette Annex...
      Direkt zum Diskussionsende
  • Print / Abo
    Apps
    PCGH Magazin 06/2024 PC Games 06/2024 PC Games MMore 05/2024 play5 06/2024 Games Aktuell 01/2024
    PCGH Magazin 06/2024 PC Games 06/2024 PC Games MMORE Computec Kiosk